Testbench أداة أداة قوية لأتمتة إنشاء اختبار VHDL
التحميل الان

Testbench أداة الترتيب والملخص

Testbench أداة العلامات

أداة المؤامرة إشارات المرور محاكاة. أداة وحدات تصميم VHDL كود VHDL الخالق تطوير VHDL. مولد VHDL الخالق توليد محلل VHDL. مؤامرة محاكاة VHDL. مؤامرة مجمع وظيفة الحمض النووي يكرر الكشف وصف أداة البرمجيات معاينة المؤامرة

Testbench أداة وصف

إصدارات الدوائر الكاملة تعزز بشكل كبير "أداة Testbench": قم بإنشاء TestBenches بسهولة (VHDL) مع هذه الأداة منخفضة التكلفة ولكنها قوية. التلقائي كيان مقتطفات من مصدر VHDL وإنشاء مصدر Testbench VHDL. يملأ أسماء الإشارات على الأداة بحيث يكون كل المستخدم يجب القيام به هو بناء أنماط الاختبار. سريع لم يتم تغيير مصدر TestBench VHDL في كل مرة يتم فيها مراجعة الاختبار (يتم حفظ أنماط الاختبار في ملف متجه الاختبار)، لذلك يتم تجميع VHDL مرة واحدة فقط. قوي يدعم الصيغ المعقدة لوصف علاقات الإشارة. لديه كرر القسم الفرعي والتكرار القسم. إدخال النص وجهة نظر المؤامرة. الوصف يعرض في محاكي حيث يتم تنفيذ كل اختبار. وحدات يمكن بناء الاختبارات في أقسام ومفااجر اختبار بنيت من واحد أو جميع الأقسام. مرن مصدر Testbench صغير وبسيط للسماح بتحسين المستخدم سهل. تعديلات المستخدم محمية من التغيير حسب الأداة. يمكن للمستخدم تعديل Testbench Project للتغييرات المحلية أو Template Testbench للتغييرات العالمية (I.E. إضافة وظائف المستخدم). لا تقتصر ناقلات الاختبار فقط الإشارات الكيانية ولكنها يمكن أن تشمل المتغيرات والأوقات. سيكون الاستخدام النموذجي لهذا هو النبض على خط Clock N مرات بدلا من إدخالات ملف ناقلات N. لاحظ أن خط Clock لا يزال بإمكانه إشارة حتى يتمكن المتجهات من قيادة الساعة مباشرة عند التغيير مقابل عنصر تحكم أفضل (I.E. استخدم N-1 in متغير). يمكن أن يكون استخدام آخر لتوفير البيانات حيث يكون المصدر غير مكتمل تكلفة منخفضة 80 GBP (+ ضريبة القيمة المضافة إن أمكن). العرض التجريبي التجريبي الكامل لمدة 30 يوما. ملاحظة تتطلب Excel 97 أو أكبر. لقطات وعمل مثال www.fullcircuit.com/tbtool.htm أو www.fullcircuit.com (للحصول على قائمة الملاحة في الموقع والعناصر الأخرى)

Testbench أداة برامج ذات صلة